- Marvin Test Solutions (MTS) a complété sa gamme de cartes embarquant un circuit FPGA programmable par l’utilisateur avec le module PXI de la série GX3800e.
- Cette carte au format PXIe 3U intègre un emplacement FMC de 400 broches selon le standard VITA 57.1.
- La carte GX3800e est dotée du composant FPGA Altera Cyclone V GX qui prend en charge des débits de données xcvr jusqu’à 3,125 Gb/s et qui intègre plus de 300 000 éléments logiques et 12,2 Ko de mémoire.
Il est possible d’y intégrer un module FMC propre à l’utilisateur ou n’importe quel autre module au format FMC du marché. Ce qui permet de concevoir un instrument spécifiquement adapté à une application de test analogique ou numérique.
La conception du programme FPGA s’effectue via le logiciel Quartus d’Altera ou les outils libres de droit Quartus Prime Lite.
Le logiciel Quartus d’Altera rend possible la gestion complète d’un flot de conception FPGA : saisie graphique ou description HDL (VHDL ou verilog) d’architecture numérique, simulation, synthèse et implémentation sur cible reprogrammable.
Quasiment tous les FPGA s’appuient sur des périphériques externes ou des interfaces physique (PHY) pour échanger avec leur environnement extérieur ou l’unité sous test. Ce qui permet d’étendre les capacités d’entrées/sorties du FPGA qui sont limitées :
le plus souvent essentiellement numériques et très peu, voire pas du tout analogiques.
La mise en œuvre de ces interfaces physiques nécessite généralement l’utilisation de cartes d’interface externes qui sont adaptées aux spécificités du module FPGA du fournisseur.
Le format FMC (FPGA Mezzanine Card) reposant sur le standard VITA 57 constitue une alternative aux solutions spécifiques des fournisseurs en offrant des interfaces physiques et électriques standards aux FPGA. Ce qui permet de recourir à un portefeuille de cartes mezzanine du marché selon une méthode d’interfaçage standardisée via un connecteur pré-défini.
La norme VITA 57 définit les spécifications du module mezzanine d’E/S avec connexion au FPGA ou à tout autre dispositif doté d’E/S reconfigurables.
Principales caractéristiques
L’interface FMC à 400 broches du GX3800e comporte 80 paires différentielles, 4 horloges différentielles, (10) 3.125 Gbs xcvrs, deux horloges xcvr, une interface de contrôle I2C, un bus JTAG, et des connexions alimentation / gnd.
Le circuit FPGA supporte jusqu’à huit boucles à verrouillage de phase pour la synthèse d’horloge, la génération d’horloge et le support de l’interface E/S.
Le module PXIe GX3800e de MTS intègre : 64M x 32 de mémoire DDR, 32M x 16 de mémoire flash (pour les fonctions cœurs définies), générateurs d’horloge programmables, et contrôleur DMA.
Le module a accès à toutes les ressources du bus PXI Express, y compris l’horloge PXI 10 MHz, l’horloge PXIe 100 MHz, PXIe Sync100, les déclencheurs PXIe DStar, le bus local et les déclencheurs PXI. Ce qui permet à l’utilisateur de créer un instrument personnalisé qui incorpore toutes les ressources du bus PXI Express.
Contrôle et programmation du FPGA
Le contrôle et l’accès au FPGA sont assurés par le pilote du GX3800e qui inclut la prise en charge du DMA et des interruptions, des outils pour télécharger le code FPGA compilé et des fonctionnalités de lecture et d’écriture des registres. L’architecture du GX3800e sépare l’interface PCIe du FPGA utilisateur, éliminant ainsi le besoin pour l’utilisateur d’intégrer l’interface PCIe dans sa conception FPGA globale. L’accès au FPGA utilisateur s’effectue via un bus interne d’adresses et de données avec des registres prédéfinis qui sont supportés par le pilote logiciel du module et une interface utilisateur interactive. Ce qui simplifie le processus de conception / intégration puisque l’interface bus PCIe et le pilote logiciel associé sont des entités connues et testées.
La carte est fournie avec la bibliothèque GXFPGA, un progiciel qui inclut un tableau de bord virtuel, ainsi qu’une bibliothèque et une documentation de pilotes DLL Windows 32/64-bit. Le panneau virtuel peut être utilisé pour programmer et contrôler l’instrument de manière interactive à partir d’une fenêtre qui affiche les réglages et l’état de l’instrument. De plus, des fichiers d’interface sont fournis pour permettre l’accès aux outils et langages de programmation tels que ATEasy®, LabVIEW, LabVIEW/Real-Time, C/C++, Microsoft Visual Basic®, Delphi et Pascal.
Une fois que l’utilisateur a compilé la conception du FPGA, le fichier de configuration peut être chargé directement dans le FPGA ou via la mémoire flash intégrée.
Un progiciel distinct (GtLinux) prend en charge les systèmes d’exploitation Linux 32/64.
