Catégorie : Test et Mesure     28/01/2012

Agilent Technologies présente le premier multiplicateur d'horloge de référence pour tests sur récepteurs

Cette nouvelle solution gère de multiples fréquences d'horloge de référence allant de 19 à 100 MHz pour les applications de tests récepteurs comme les cartes mères PCIe® 1.x, 2.x et 3.0, les périphériques MIPI M-PHY et les dispositifs hôtes UHS-II

Multiplicateur d'horloge Agilent N4880A

La nouvelle solution améliore la précision et simplifie le montage pour les tests récepteurs PCI Express, MIPI M-PHY et SD UHS. Agilent Technologies a présenté aujourd’hui le premier multiplicateur d'horloge de référence du marché. Ce multiplicateur d’horloge de référence Agilent N4880A permet aux ingénieurs R&D et de test de verrouiller l'horloge du générateur de pattern du J-BERT N4903B et du ParBERT 81250A aux horloges de référence du système sous test.

Cette nouvelle solution gère de multiples fréquences d'horloge de référence allant de 19 à 100 MHz pour les applications de tests récepteurs comme les cartes mères PCIe® 1.x, 2.x et 3.0, les périphériques MIPI M-PHY et les dispositifs hôtes UHS-II. L'utilisation du multiplicateur d'horloge de référence simplifie considérablement le montage de test du récepteur, aidant les équipes R&D et de test à caractériser les DUT et à vérifier la conformité à la norme en reproduisant avec précision les conditions de test.

Avec les architectures d'horloge de référence classiques, où l'hôte ne peut pas fonctionner sur une horloge de référence externe, il est nécessaire de verrouiller le signal de pattern de stress généré à l'horloge de référence du récepteur sous test et cela, en raison du fait que le récepteur sous test obtient également son horloge d'échantillonnage de cette horloge de référence. Le non verrouillage du générateur de pattern à la même horloge de référence conduirait à des résultats de test de tolérance de jitter erronés et non-reproductibles.

Certaines normes émergentes et existantes nécessitent cette topologie de test : les spécifications PCI Express® rev 2.x et 3.0 CEM pour le PCI-SIG®, le projet de spécifications MIPI M-PHY de l'alliance MIPI et le projet de spécification de carte SD pour dispositifs hôtes UHS-II utilisent une architecture de référence d'horloge commune. Dans le passé, il était très compliqué de reproduire de telles configurations et de reproduire des conditions de stress, notamment en cas de présence de composants d'étalement de spectre d'horloge et de gigue basse fréquence sur le signal d'horloge de référence.

Pour plus d'informations, consulter la page wwww.agilent.com/find/n4880